• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Die Erfindung bezieht sich auf einen Adressenpuffer für einen Halbleiterbaustein mit einer zusätzlichen Latenz von N, wobei N eine natürliche Zahl ist, mit einer Anzahl von N/2 in Reihe geschalteter bzw. ein Schieberegister bildender Flipflop-Schaltungen (321, ..., 325). DOLLAR A Erfindungsgemäß erzeugt eine Adressensteuerschaltung (310) ein Adressenfreigabesignal (ADD_EN) in Reaktion auf ein Taktsignal (CLK) und ein Befehlssignal (CM_EN), wobei jede der N/2 Flipflop-Schaltungen vom Adressenfreigabesignal (ADD_EN) getaktet wird und sequentiell eine externe Adresse (ADD) zwischenspeichert. DOLLAR A Verwendung z. B. für Halbleiterspeicherbausteine.
    公开号:DE102004005275A1
    申请号:DE200410005275
    申请日:2004-01-28
    公开日:2004-09-02
    发明作者:Joon-Wan Chai
    申请人:Samsung Electronics Co Ltd；
    IPC主号:G11C11-413
    专利说明:
    [0001] Die Erfindung betrifft einen Adressenpuffer für einenHalbleiterbaustein nach dem Oberbegriff des Patentanspruchs 1.
    [0002] Um die Bandbreite von Halbleiterspeicherbausteinenhoher Betriebsgeschwindigkeit zu vergrößern, werden Abläufe verwendet,welche die Daten währendeines Datenschreibvorgangs oder eines Datenlesevorgangs künstlichverzögern.Diese Abläufewerden auch als zusätzlicheLatenz bezeichnet.
    [0003] 1 zeigtein Zeitablaufdiagramm zur Erklärungdes Konzepts der zusätzlichenLatenz. 2 zeigt einBlockschaltbild eines herkömmlichenAdressenpuffers, der in Halbleiterspeicherbausteinen mit einer zusätzlichenLatenz von N benutzt werden kann. Wie aus 2 ersichtlich ist, sind eine Anzahl Nvon Flip-Flop-Schaltungen 210_1, 210_2, ... und 210_n inReihe miteinander verbunden, wobei jede der Flip-Flop-Schal tungen 210_1, 210_2,... und 210_n sequenziell eine externe Adresse ADD in Reaktionauf ein Taktsignal CLK zwischenspeichert.
    [0004] Wie aus den 1 und 2 ersichtlichist, werden aktuelle Daten in Halbleiterspeicherbausteinen hoherBetriebsgeschwindigkeit, die eine zusätzliche Latenz verwenden, nacheiner zusätzlichenLatenz AL = 2 und einer Spaltenadressenabtastlatenz CL = 3 eingelesen,wenn ein Befehl zum Lesen einer ausgesandten Spaltenadressenabtastung,abgekürzt PCR-Befehl,eingegeben wird. In diesem Fall wird die Adresse um eine GesamtlatenzRL = 5 verzögertund ausgegeben.
    [0005] Daher wird der Adressenpuffer aus 2 mit N Flip-Flop-Schaltungenbenötigt,um eine zusätzlicheLatenz von N in einem Halbleiterbaustein zu realisieren. Jede derFlip-Flop-Schaltungen 210_1, 210_2, ... und 210_n speicherteine Adresse des PCR-Befehls, die aufeinander folgend eingegeben werden.
    [0006] Ein Intervall der Verzögerungsadressenlatenz(DAL) zwischen PCR-Befehleneiner allgemeinen Spezifikation erstreckt sich jedoch über zwei Taktsignalperioden2CK. In keinem Fall wird daher eine Adresse in allen Stufen einesAdressenpuffers 200 gespeichert. Das bedeutet, dass beiSpeicherung der maximalen Adresse im Adressenpuffer 200 nurN/2 der Flip-Flop-Schaltungen benötigt werden und daher die andereHälfteder Flip-Flop-Schaltungen nicht benötigt wird.
    [0007] Wird jedoch die Anzahl der Stufendes Adressenpuffers aus 2 aufN/2 reduziert, dann kann die zusätzlicheLatenz von N nicht sichergestellt werden. Daher kann eine solcheAdressenschaltung nicht sehr vorteilhaft arbeiten.
    [0008] Es ist Aufgabe der Erfindung, einenAdressenpuffer anzugeben, dessen Anzahl von Flip-Flop-Schaltungsstufenbei gleicher Funktionsweise wie ein herkömmlicher Adressenpuffer mitN Flip-Flop-Schaltungsstufen auf N/2 reduziert ist.
    [0009] Die Erfindung löst diese Aufgabe durch einen Adressenpuffermit den Merkmalen des Patentanspruchs 1.
    [0010] Vorteilhafte Weiterbildungen derErfindung sind in den abhängigenAnsprüchenangegeben.
    [0011] Vorteilhafte nachfolgend beschriebeneAusführungsformender Erfindung sowie das zu deren besserem Verständnis oben erläuterte herkömmliche Ausführungsbeispielsind in den Zeichnungen dargestellt. Es zeigen:
    [0012] 1 einZeitablaufdiagramm zur Erläuterungdes Konzepts der zusätzlichenLatenz;
    [0013] 2 einBlockschaltbild eines herkömmlichenAdressenpuffers füreinen Halbleiterbaustein mit einer zusätzlichen Latenz von N;
    [0014] 3 einBlockschaltbild eines erfindungsgemäßen Adressenpuffers für einenHalbleiterbaustein mit einer zusätzlichenLatenz von N; und
    [0015] 4 einZeitablaufdiagramm einer Adressensteuerschaltung aus 3.
    [0016] 3 zeigtein Blockschaltbild eines erfindungsgemäßen Adressenpuffers für einenHalbleiterbaustein mit einer zusätzlichenLatenz von N. Wie aus 3 ersichtlichist, umfasst der Adressenpuffer 300 für einen Halbleiterspeicherbausteinmit einer zusätzlichenLatenz von N eine Adressensteuerschaltung 310 und ein Schieberegister 320.
    [0017] Die Adressensteuerschaltung 310 umfasst einenN-Bit-Zähler 311,ein UND-Gatter 313 und ein ODER-Gatter 315. DerN-Bit-Zähler 311 wirdvon einem Taktsignal CLK getaktet und gibt N-Bit-ZählerwerteCNT1, CNT2, ... und CNTn an das UND-Gatter 313 aus. DerN-Bit-Zähler 311 wirdin Reaktion auf eine abfallende Flanke eines Befehlssignals CM_EN zurückgesetzt.Hierbei wird das Befehlssignal CM_EN aktiviert, wenn ein Schreibbefehloder ein Lesebefehl eingegeben wird.
    [0018] Das UND-Gatter 313 empfängt dieAusgabesignale CNT1, CNT2, ... und CNTn des N-Bit-Zählers 311 undgibt das Ergebnis der UND-Verknüpfung an dasODER-Gatter 315 aus.
    [0019] Das ODER-Gatter 315 empfängt dasBefehlssignal CM_EN und das Ausgabesignal des UND-Gatters 313,führt eineODER-Verknüpfungdes Befehlssignals CM_EN mit dem Ausgabesignal des UND-Gatters 313 durchund gibt das Ergebnis der ODER-Verknüpfung als Adressenfreigabesignal ADD_ENan das Schieberegister 320 aus.
    [0020] Das Schieberegister 320 umfassteine Mehrzahl von in Reihe geschalteter Flip-Flops 321, 323,... und 325. Das Flip-Flop 321 einer ersten Stufespeichert eine Adresse ADD in Reaktion auf das AdressenfreigabesignalADD_EN und das Flip-Flop 323 einer zweiten Stufe speichertin Reaktion auf das Adressenfreigabesignal ADD_EN ein Ausgabesignal desFlip-Flops 321.
    [0021] Das Flip-Flop 325 einer(N/2)-ten Stufe gibt ein Ausgabesignal eines nicht dargestellten Flip-Flopseiner ((N/2)-1)-ten Stufe als gepuffertes Adressensignal BF_ADDin Reaktion auf das Adressenfreigabesignal ADD_EN aus. Das bedeutet,dass jedes der N/2 in Reihe geschalteten Flip-Flops 321, 323,..., und 325 immer dann aufeinander folgend eine eingegebeneexterne Adresse ADD weiterschieben, wenn das Adres senfreigabesignalADD_EN aktiviert wird. Hierbei wird jedes Flip-Flop auch als Stufe bezeichnet.
    [0022] 4 zeigtein Zeitablaufdiagramm der Adressensteuerschaltung aus 3. 4 zeigt den Fall, bei dem die zusätzlicheLatenz den Wert 2 hat, d.h. N = 2. Der erfindungsgemäße Adressenpufferist jedoch nicht auf eine zusätzlicheLatenz von 2 begrenzt.
    [0023] Wie aus den 3 und 4 ersichtlichist, bezeichnen in einem Bereich von Befehlen und Adressen CMD & ADD der BlockWR_A einen Schreibbefehl WR und eine Adresse A, der Block WR_B einen SchreibbefehlWR und eine Adresse B und der Block WR_C einen Schreibbefehl WRund eine Adresse C.
    [0024] Nachfolgend wird der Fall beschrieben,dass der N-Bit-Zähler 311 ein2-Bit-Zähler istund drei Schreibbefehle WR_A, WR_B und WR_C aufeinander folgendeingegeben werden.
    [0025] Der 2-Bit-Zähler 311 wird zurückgesetztund arbeitet in Reaktion auf den Befehl WR A. Daher wird das AusgabesignalADD_EN des ODER-Gatters 315 aktiviert,wenn das Ausgabesignal des 2-Bit-Zählers 311 den Wert „11" hat. In Reaktionauf das aktivierte Adressenfreigabesignal ADD_EN puffert das Flip-Flop 321 derersten Stufe die externe Adresse ADD.
    [0026] Wird das Befehlssignal CM_EN beispielsweisedurch einen logisch niedrigen Pegel deaktiviert und hat das Ausgabesignaldes 2-Bit-Zählerseinen Wert von „10", dann ist das Ausgabesignaldes UND-Gatters 313 deaktiviert. Dadurch ist auch das AusgabesignalADD_EN des ODER-Gatters 315 deaktiviert.
    [0027] Der zur Eingabe des Befehls WR_Bkorrespondierende Ablauf entspricht im Wesentlichen dem Ablauf,der bei der Eingabe des Befehls WR_A durchgeführt wird. Daher kann auf einenochmalige detaillierte Beschreibung verzichtet werden.
    [0028] Wird der Befehl WR_C eingegeben,dann gibt der 2-Bit-Zähler311 die ZählerwerteCNT1 und CNT2 in Reaktion auf eine abfallende Flanke des TaktsignalsCLK aus. Das ODER-Gatter 315 gibt das von einer Kombinationdes Befehlssignals CM_EN und des Ausgabesignals des UND-Gatters 313 erzeugteAdressenfreigabesignal ADD_EN an jede der Flip-Flop-Schaltungen 321, 323,... und 325 aus. Das bedeutet, dass das UND-Gatter 313 unddas ODER-Gatter 315 die Ausgabesignale CNT1, CNT2, ...und CNTn des Zählers 311 empfangen,diese decodieren und das Adressenfreigabesignal ADD_EN zu dem Zeitpunkterzeugen, an dem eine effektive Adresse eingegeben wird.
    [0029] Deshalb wird das Adressenfreigabesignal ADD_ENnur zu dem Zeitpunkt erzeugt, an dem eine effektive Adresse eingegebenwird. Daher kann die Anzahl von Flip-Flop-Schaltungen des Schieberegisters 320 reduziertwerden. Dies reduziert die Layout-Fläche des Adressenpuffers.
    [0030] Wie oben ausgeführt ist, hat der erfindungsgemäße Adressenpuffermit nur N/2 Stufen füreinen Halbleiterbaustein, insbesondere einen Halbleiterspeicherbaustein,mit einer zusätzlichenLatenz von N die gleiche Funktionalität wie ein herkömmlicher N-stufigerAdressenpuffer der eingangs beschriebenen Art. Das bedeutet, dassder N-stufige Adressenpuffer auf einen (N/2)-stufigen Adressenpufferreduziert werden kann.
    权利要求:
    Claims (4)
    [1] Adressenpuffer für einen Halbleiterbaustein miteiner zusätzlichenLatenz von N, wobei N eine natürlicheZahl ist, mit – einerAnzahl von N/2 Flip-Flop-Schaltungen, die in Reihe geschaltet sindund/oder ein Schieberegister bilden, gekennzeichnet durch – eine Adressensteuerschaltung(310), die ein Adressenfreigabesignal (ADD_EN) in Reaktionauf ein Taktsignal (CLK) und ein Befehlssignal (CM_EN) erzeugt, – wobeijede der N/2 Flip-Flop-Schaltungen vom Adressenfreigabesignal (ADD_EN)getaktet wird und sequentiell eine externe Adresse (ADD) zwischenspeichert.
    [2] Adressenpuffer nach Anspruch 1, dadurch gekennzeichnet,dass die Adressensteuerschaltung (310) folgende Elementeumfasst: – einenN-Bit-Zähler(311), der vom Taktsignal (CLK) getaktet wird, – ein UND-Gatter(313), das Ausgabesignale des N-Bit-Zählers (311) empfängt undeine UND-Verknüpfungmit den Ausgabesignalen des N-Bit-Zählers durchführt, und – ein ODER-Gatter(315), welches das Befehlssignal (CM_EN) und ein Ausgabesignaldes UND-Gatters (313) empfängt, eine ODER-Verknüpfung desBefehlssignals (CM_EN) mit dem Ausgabesignal des UND-Gatters (313)durchführtund das Adressenfreigabesignal (ADD_EN) als Ergebnis der ODER-Verknüpfung ausgibt.
    [3] Adressenpuffer nach Anspruch 2, dadurch gekennzeichnet,dass der N-Bit-Zähler (311)in Reaktion auf das Befehlssignal (CM_EN) zurückgesetzt wird.
    [4] Adressenpuffer nach einem der Ansprüche 1 bis3, dadurch gekennzeichnet, dass das Befehlssignal (CM_EN) in Reaktionauf einen Datenschreibbefehl oder einen Datenlesebefehl aktiviertwird.
    类似技术:
    公开号 | 公开日 | 专利标题
    US9747247B2|2017-08-29|Serial peripheral interface and method for data transmission
    US6061296A|2000-05-09|Multiple data clock activation with programmable delay for use in multiple CAS latency memory devices
    US6532525B1|2003-03-11|Method and apparatus for accessing memory
    US6950370B2|2005-09-27|Synchronous memory device for preventing erroneous operation due to DQS ripple
    KR101462604B1|2014-11-20|반도체 장치 및 멀티-칩 패키지
    US6914829B2|2005-07-05|Multi-stage output multiplexing circuits and methods for double data rate synchronous memory devices
    KR100543915B1|2006-01-23|메모리소자의 데이터 입력장치
    US5991209A|1999-11-23|Split sense amplifier and staging buffer for wide memory architecture
    US7724027B2|2010-05-25|Method and system for elastic signal pipelining
    US7380092B2|2008-05-27|Memory device and system having a variable depth write buffer and preload method
    US7027336B2|2006-04-11|Semiconductor memory device for controlling output timing of data depending on frequency variation
    US7269754B2|2007-09-11|Method and apparatus for flexible and programmable clock crossing control with dynamic compensation
    KR100249415B1|2000-03-15|동기화 반도체 메모리에 사용하기 위한 제어된 지연 회로
    KR100567065B1|2006-04-04|메모리 장치용 입력 회로
    KR100535649B1|2005-12-08|디디알 메모리 소자의 디큐에스 신호 생성 회로 및 생성방법
    KR100866130B1|2008-10-31|반도체 메모리 장치의 데이터 정렬 회로 및 데이터 정렬방법
    US7516382B2|2009-04-07|On-chip data transmission control apparatus and method
    US6958638B2|2005-10-25|Slew rate controlling method and system for output data
    US20040240302A1|2004-12-02|Synchronous semiconductor memory device with input-data controller advantagous to low power and high frequency
    TWI257099B|2006-06-21|Integrated circuit device for providing selectively variable write latency and method thereof
    RU2417412C2|2011-04-27|Стандартный аналоговый интерфейс для многоядерных процессоров
    DE102004014973B3|2005-11-03|Parallel-Seriell-Umsetzer
    US20030063514A1|2003-04-03|Integrated data input sorting and timing circuit for double data rate | dynamic random access memory | devices
    KR100818800B1|2008-04-01|Ｆｉｆｏ 장치를 구비하는 데이터 처리장치와 데이터처리방법
    KR970017656A|1997-04-30|버스트 모드를 가진 고속 반도체 메모리
    同族专利:
    公开号 | 公开日
    US20040160843A1|2004-08-19|
    JP2004253123A|2004-09-09|
    US6914850B2|2005-07-05|
    KR20040074283A|2004-08-25|
    KR100532421B1|2005-11-30|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2004-09-02| OP8| Request for examination as to paragraph 44 patent law|
    2011-12-29| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|Effective date: 20110802 |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]